|
|
|
@ -32,7 +32,7 @@ namespace vm
|
|
|
|
|
instr.operands[ 0 ].reg.value == ZYDIS_REGISTER_CL &&
|
|
|
|
|
instr.operands[ 1 ].type == ZYDIS_OPERAND_TYPE_MEMORY &&
|
|
|
|
|
instr.operands[ 1 ].mem.base == ZYDIS_REGISTER_RBP &&
|
|
|
|
|
instr.operands[ 1 ].mem.index == 0x8;
|
|
|
|
|
instr.operands[ 1 ].mem.disp.value == 0x8;
|
|
|
|
|
},
|
|
|
|
|
// SUB RBP, 0x6
|
|
|
|
|
[]( const zydis_decoded_instr_t &instr ) -> bool {
|
|
|
|
@ -55,7 +55,7 @@ namespace vm
|
|
|
|
|
return instr.mnemonic == ZYDIS_MNEMONIC_MOV &&
|
|
|
|
|
instr.operands[ 0 ].type == ZYDIS_OPERAND_TYPE_MEMORY &&
|
|
|
|
|
instr.operands[ 0 ].mem.base == ZYDIS_REGISTER_RBP &&
|
|
|
|
|
instr.operands[ 0 ].mem.index == 0x8 &&
|
|
|
|
|
instr.operands[ 0 ].mem.disp.value == 0x8 &&
|
|
|
|
|
instr.operands[ 1 ].type == ZYDIS_OPERAND_TYPE_REGISTER &&
|
|
|
|
|
instr.operands[ 1 ].reg.value == ZYDIS_REGISTER_RAX;
|
|
|
|
|
},
|
|
|
|
@ -96,7 +96,7 @@ namespace vm
|
|
|
|
|
instr.operands[ 0 ].reg.value == ZYDIS_REGISTER_CL &&
|
|
|
|
|
instr.operands[ 1 ].type == ZYDIS_OPERAND_TYPE_MEMORY &&
|
|
|
|
|
instr.operands[ 1 ].mem.base == ZYDIS_REGISTER_RBP &&
|
|
|
|
|
instr.operands[ 1 ].mem.index == 0x4;
|
|
|
|
|
instr.operands[ 1 ].mem.disp.value == 0x4;
|
|
|
|
|
},
|
|
|
|
|
// SUB RBP, 0x6
|
|
|
|
|
[]( const zydis_decoded_instr_t &instr ) -> bool {
|
|
|
|
@ -119,7 +119,7 @@ namespace vm
|
|
|
|
|
return instr.mnemonic == ZYDIS_MNEMONIC_MOV &&
|
|
|
|
|
instr.operands[ 0 ].type == ZYDIS_OPERAND_TYPE_MEMORY &&
|
|
|
|
|
instr.operands[ 0 ].mem.base == ZYDIS_REGISTER_RBP &&
|
|
|
|
|
instr.operands[ 0 ].mem.index == 0x8 &&
|
|
|
|
|
instr.operands[ 0 ].mem.disp.value == 0x8 &&
|
|
|
|
|
instr.operands[ 1 ].type == ZYDIS_OPERAND_TYPE_REGISTER &&
|
|
|
|
|
instr.operands[ 1 ].reg.value == ZYDIS_REGISTER_EAX;
|
|
|
|
|
},
|
|
|
|
|